Text this: Synthesizable VHDL Design for FPGAs