High-Level Verification Methods and Tools for Verification of System-Level Designs /
This book looks at the problem of design verification with a view towards speeding up the process of verification by developing methods that apply to levels of abstraction above RTL or synchronous logic descriptions. Typically such descriptions capture design functionality at the system level, hence...
Đã lưu trong:
| Những tác giả chính: | , , |
|---|---|
| Tác giả của công ty: | |
| Định dạng: | Điện tử eBook |
| Ngôn ngữ: | English |
| Được phát hành: |
New York, NY :
Springer New York : Imprint: Springer,
2011.
|
| Phiên bản: | 1st ed. 2011. |
| Những chủ đề: | |
| Truy cập trực tuyến: | https://doi.org/10.1007/978-1-4419-9359-5 |
| Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Mục lục:
- Introduction
- Related Work
- Background
- Execution-based Model Checking for High-Level Designs
- Efficient Symbolic Analysis for Concurrent Programs
- Translation Validation of High-Level Synthesis
- Parameterized Program Equivalence Checking
- Conclusions and Future Work.